niedziela, 22 września 2024

TTL 7490 dzieli przez 2, 3, 4, 5, 6, 7, 8, 9 lub 10 (standardowy scalak "śmiga" do 18 MHz)

Przetestowane na UCY7400 i pochodnych (jedynie czechosłowacki teslowski MH7490 działał jakoś nietypowo, więc ten model ewentualnie proponuję omijać, ale być może "trafił się" mi jakiś częściowo "upalony" egzemplarz).

Schemat narysowałem tylko dla podziału przez dwa. Dla pozostałych dzielników dane umieściłem w tabelce. Zwracam uwagę na kolumnę "SPIĄĆ", gdzie piny do połączenia znajdują się w odrębnych blokach grupowych, co oznacza, że łączymy w obrębie jednej grupy, a nie wszystko ze wszystkim!!!

W razie wątpliwości odsyłam do materiału uzupełniającego oraz przypominam, że podziały można realizować także według innych schematów, ponieważ kolejność "przerzutnikowania" może być inna, więc w podręcznikach, prasie czy Internecie można znaleźć również inne schematy z innymi układami połączeń, które ... działają dokładnie tak samo.

Maksymalne (teoretyczne) prędkości działania bramek logicznych znajdziesz tutaj.


(Marcin Perliński)


dzielenie przy pomocy 4017

dzielenie przy pomocy 4060

tranzystorowy dzielnik częstotliwości 

Brak komentarzy:

Prześlij komentarz